Entradas

Mostrando las entradas de octubre, 2021

Clase 21/10/2021 "Flip flop"

Imagen
  Referencias bibliográficas: https://www.ingmecafenix.com/electronica/flipflop/ https://como-funciona.co/un-flip-flop/ http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/flipflop.html Autor: Iván Flores Barba.

Clase 14/Oct/2021.

Imagen
Diseño e implementación de un convertido binario a digital. Primero se debe partir de la siguiente pregunta: ¿Qué hace el binario a digital? Pues bien el convertidor se encargará de transformar un código binario de 4 cifras en un tren de pulsos que active los segmentos de un display y en este se vea reflejado un número o letra según se activen los segmentos. Para la realización de esta practica se requirió de la creación de compuertas lógicas en el programa xilinx. A continuación se muestran algunas de las compuerta creadas, cabe calara que no existe gran diferencia en el código de programación más que añadir entradas y declarar que tipo de compuerta es. Compuerta AND 2 entradas. Compuerta AND 3 entradas. Autor: Iván Flores Barba.  

investigacion

Imagen
 José Alfredo Romero Cruz esta en una investigación sobre el tipo de PLD que existen y una la de definición de algebra de boole y mapas de karnaugh

Conceptos y tablas de verdad

Imagen
 José Alfredo Romero Cruz Durante las clases nos presentaron las tablas de verdad de las compuertas lógicas y la representación de la una función lógica y su tabla de verdad 

Apuntes de Clases 2.0

Imagen
 

Apuntes de clases

Imagen
 

Simulación en Proteus ejercicio E1.1

Imagen
  La simulación de compuertas se realizo en proteus  Giovanni Isidro Cervantes

Ejercicio 4 de VHDL en EDA playground.

Imagen
 Para esta ocasión se hizo uso de la platafroma online EDA playground la cual es un entorno que permite realizar programaciones y que trae plantillas preestablecidas algunas de estas son: Condicionales (if else) Programación de VHDL. FLIP FLOP. La ventaja en el uso de esta página es que ya trae plantillas preestablecidas y lo único que se debe hacer es cambiar datos en la parte llamada "edit" y posteriormente modificar tambien algunas cosas en la parte de la opción "testbench". El programa en cuestión muestra la práctica de un sistema digital de 4 entradas y 1 salida. Autor: Iván Flores Barba.

Ejercicio 4 de la clase del 1 de octubre

Imagen
  El día viernes 1 de octubre se realizo una  programaciones en el programa de Ise-Xilinx y con la ayuda de una tarjeta de programación se  realizo de manera física con una tarjeta SPARTAN 6 de altera   Inicialmente se realizo el  código que se trata de una Declaración de asignación de señal selectiva En la siguiente diapositiva se muestra el ejercicio que se realizo   Después se realizo la codificación en el programa xilinx y se compilo para ver si estaba correcto  se tiene que checar la sintaxis y si esta en verde el programa esta muy bien compilado, una vez que termine su  compilado tenemos que declarar sus variables físicas para que en la tarjeta se ejecute muy bien para ponerlo en ejecución  tambien el programa xilinx te permite ver ya sea sus esquema RTL o el esquema tecnologico  esquema RTL Esquema tecnologico  y por ultimo esta es la tarjeta que se ocupo para la programación  firma de la practica  Au...

Investigacion Tipos de PDL

Imagen
FPGA Las Field Programmable Gate Arrays (FPGA) son circuitos integrados reconfigurables compuestos de interconexiones programables que combinan bloques lógicos programables, de memoria embebida y de procesamiento de señales digitales, entre otros. Dicho en palabras más simples, una FPGA es “hardware programable” .   CPLD Los avances en tecnología han hecho posible la creación de circuitos integrados programables equivalentes a varios PLDs en el mismo chip. A estos circuitos integrados se les llaman dispositivos lógicos programables complejos (CPLDs por sus siglas en inglés). Un CPLD es un circuito integrado que consiste en un número de bloques lógicos parecidos a un PAL, incluyendo además una matriz programable de interconexiones entre estos bloques. Algunos CPLDs se basan en la arquitectura del PAL, en cuyo caso cada macrocelda contiene un flip flop y una compuerta OR, cuyas entradas están asociadas a un arreglo de compuertas AND fijo, mientras que los CPLDs que se 24 basan en PLA...