Estructura Interna de los dispositivos lógicos programables

 

Todas las PAL contienen entradas, salidas, matriz programable arreglos lógicos combinacionales y celdas de salida. Estas celdas de salida pueden existir ó no, y en el primer caso pueden ser simples ó complejas, como vemos en una estructura típica y que describiremos a continuación:

Entradas: Todas ellas poseen un cierto número, que invariablemente terminan en forma directa y complementada sobre la matriz de programación.

Salidas: A diferencia de las anteriores pueden tomar varias configuraciones. Siempre se realiza a través de un buffer de tres estados, directo o inversor. Este buffer es controlado por dos posibles tipos de señales: desde la zona de fusibles, ó desde una entrada dedicada especialmente a tal función: habilitación de salida (Ouput Enable). Por ello, esto implica que el estado de salida, lógico ó de alta impedancia, puede ser manejado por variables del sistema ó por señales dedicadas.

Estructura interna de una GAL

Podemos ver que la estructura interna ó estructura lógica funcional es idéntica a la de su equivalente programable fuera del circuito GAL16V8. Inclusive las macro celdas de salida OLMC son iguales.

Como se observa en el siguiente esquema, para simplificar el desarrollo de las aplicaciones que utilizan estos circuitos, los mismos pueden conectarse en cascada, a través del uso de las señales de control definidas precedentemente.

Este circuito cuenta con una lógica de control que puede programar varios circuitos simultáneamente. La misma también sirve para leerlos con el objeto de verificar su correcta programación. Esta lógica está realizada a través de un sistema secuencial síncrono de proceso discreto ó integrado, como en caso de un microprocesador ó microcomputador.

De: Giovanni Isidro Cervantes