Investigación de muestreo y retención

La etapa de muestreo/retención y de conversión analógica a digital tiene la función principal de tomar la señal de entrada a partir del seguidor de voltaje y cuantificar ese valor analógico a un valor digital, el cual se envía para su procesamiento y almacenamiento a la unidad de control. En esta parte se tienen cuatro secciones consideradas:

  • Muestre0 y Retención. 
  • Convertidor AD. 
  • Módulo de temporización. 
  • Meinona FIFO. 
Se produjo un error al subir "image.png". TransportError: There was an error during the transport or processing of this request. Error code = 103, Path = /u/2/_/BloggerUi/data/batchexecute

Los circuitos de muestreo y retención (S&H) son elementos analógicos de memoria. Estos dispositivos inuestrean y mantienen el nivel instantáneo de dicha seíial en .un capacitor de almacenamiento (CH).

Se produjo un error al subir "image.png". TransportError: There was an error during the transport or processing of this request. Error code = 103, Path = /u/2/_/BloggerUi/data/batchexecute

Para la etapa de conversión analógica a digital se utilizó el circuito AD674, el cual es un convertidor de 12 bits de aproximaciones sucesivas con salidas de tres estados para conectarse directamente con microprocesadores de 8 ó 16 bits. Tiene un error de lineaiidad máximo de f1/2 LSB. El convertidor se manejo en operación bipolar, en configuración de conversión de 12 bits 

Se produjo un error al subir "image.png". TransportError: There was an error during the transport or processing of this request. Error code = 103, Path = /u/2/_/BloggerUi/data/batchexecute

El almacenamiento de datos es controlado por un circuito temporizador, este circuito opera a partir de la señal de ñn de conversión generada por el convertidor; el proceso opera de la siguiente inanera: de la señal de fin de conversión se generan las señales de escritura (WR) para las memoria FIFO y la señales de direccionamiento para el convertidor (Ao), como se muestra en la figura 2.16.'En la primera habilitación de la señal WR, se almacenan los.datos de DB4 a DBll del convertidor, esto es debido que Ao esta' en un valor de nivel bajo, en la segunda habilitación de WR se almacenan los datos de DB4 a DB7; junto con esta señal en el bjt DBO'del convertidor se le adjciona por medio de un multiplexor la señal generada por el sistema de cruce por cero, esto es con el objeto de obtener una referencia con respecto a 10s ángulos de muestreo. En el momento que la memoria FIFO llegue a su capacidad máxima, envía una señal de interrupción al microcontrolador, la cual se recibe en la terminal HSI.0, y que activará la rutina de servicio para la lectura de los datos y almacenarlos en tablas ya especificadas dentro del área de memoria. 








Comentarios

Entradas más populares de este blog

Ejercicio 4 de VHDL en EDA playground.

arquitectura de los DSP

Qué es un dispositivo lógico programable?